中文FPGA开发板核心板三维结构设计

　　做嵌入式硬件结构设计快八年，经手的核心板类三维建模项目不下四十个，这次做的这款FPGA核心板结构，是给高校电子实验室、小型工业控制项目做原型验证用的，建模的时候最先卡的点不是元件排布，是排针的伸出长度——之前有个项目客户要求板对板堆叠安装，排针留长了1.2mm，最后装的时候上层板顶到了外壳的加强筋，返工改了三次板框才过，所以这次一开始就把安装边界卡死，板体外形严格控制在44x44mm的正方形尺寸，所有外接排针统一做1.27mm间距，针脚伸出板底的长度定在2.8mm，刚好适配常规2.54mm间距的母座垫高0.2mm的安装间隙，不会出现插接过松或者顶到下层布线的问题。

　　板上的元件排布是跟着电路原理图的信号走向走的，主FPGA芯片放在板体几何中心偏左的位置，不是为了好看，是要把高速IO口的走线长度差控制在5mil以内，把主芯片放中心，四周的排针到芯片的走线距离能做到尽可能均等，减少高速信号传输的时延差。旁边的SDRAM芯片特意贴在主芯片的右侧，和主芯片的走线距离控制在12mm以内，这是并行存储信号的最优走线长度，太长的话信号反射会直接导致读写数据出错，之前做过一块工业采集板，就是把存储芯片放得离主芯片远了3mm，低温环境下偶发丢包，查了半个月才定位到是信号完整性的问题。

　　板载的无源晶振放在主芯片的右上角，离主芯片的时钟输入引脚距离不到8mm，而且特意避开了板上的电源回路区域，就是为了减少电源纹波对时钟信号的干扰，晶振旁边的两个小容量滤波电容直接贴在晶振的电源引脚边上，接地焊盘直接打过孔连到内层的主地层，建模的时候连电容的焊盘高度都做了0.15mm的公差预留，避免SMT贴片的时候出现元件立碑的问题。四个电源滤波电容分两组放在板的上下两侧，分别给核心电源和IO电源做滤波，每个电容的位置都对应内层电源层的分割区域，不会出现跨分割走线的情况。

　　板四周的排针是整圈排布的，一共80个引脚，建模的时候特意把排针的塑料基座高度做了2.0mm，比板上最高的元件（也就是SDRAM芯片，高度1.8mm）高出0.2mm，这样就算板卡堆叠放置，上层板的底面也不会压到下层板的元件，之前踩过排针基座做矮了，叠板的时候把存储芯片压裂的坑，这次特意把这个尺寸留了安全余量。板的四个角做了R1.0mm的圆角，不是为了美观，是安装的时候圆角不会刮到安装槽的侧壁，而且四个角预留了M2的安装孔位，孔位中心离板边的距离是3.0mm，刚好适配标准的铜柱安装，不会出现孔位太靠边导致板边开裂的问题。

　　建模的时候所有元件的高度都按实际物料的标称最大值做的，主芯片高度1.6mm，SDRAM高度1.8mm，晶振高度1.2mm，滤波电容高度1.0mm，排针基座高度2.0mm，整个板卡的总厚度（含元件最高处）控制在4.8mm以内，不管是装到小型手持设备的外壳里，还是做板卡堆叠，这个厚度都留足了安装空间。板的层叠结构是四层板设计，顶层信号层、内层地层、内层电源层、底层信号层，建模的时候把每层板的厚度都按实际PCB工艺做了0.2mm的介质层、0.035mm的铜厚，总板厚1.6mm，是常规PCB加工的标准厚度，不用额外加钱做特殊板厚。

　　做这个模型的时候，特意把所有元件的安装公差都考虑进去了，比如芯片的焊盘偏移量预留了0.1mm，排针的位置公差预留了0.05mm，安装孔的公差做了+0.1mm，就算SMT贴片的时候有轻微的元件偏移，也不会出现元件干涉、装不上外壳的问题。之前给客户做的一款核心板，就是没留排针的位置公差，贴片后排针偏了0.08mm，结果客户的母座死活插不进去，整批100片板都要返工重焊排针，亏了不少钱，所以现在做结构建模，公差预留是第一位的，不能光看理想尺寸，要把实际生产的误差空间留出来。

　　这款核心板的应用场景其实挺广的，除了高校的FPGA教学实验，还能用到小型工业逻辑控制、高速数据采集、简易信号处理的项目里，44x44mm的尺寸刚好能塞到很多小型设备的控制腔里，1.27mm的排针也比常规2.54mm排针省空间，适合对安装尺寸有要求的场景。建模的时候连板上的丝印位置都留出来了，每个接口的丝印都放在排针外侧0.5mm的位置，不会被排针基座挡住，生产的时候不用额外调整丝印位置，直接导出Gerber就能用。