TSSOP8薄型小尺寸集成电路封装结构

　　在消费电子、工业控制板卡的PCB布局环节，TSSOP这类薄型 shrink 小外形封装的器件，一直是板级密度提升的核心载体，这次呈现的8引脚规格封装，是目前模拟芯片、逻辑器件、小型驱动IC最常用的封装形态之一。做板级结构设计的时候，很多新手容易忽略封装的实体尺寸边界，只盯着 datasheet 上的标称值画封装，最后量产时出现器件贴装偏移、引脚爬锡不良、和周边壳体干涉的问题，这个三维结构就是完全按照实际量产的封装公差做的实体还原，能直接导入PCB结构校验环节做干涉检查。

　　从实际应用场景看，这类8引脚薄型封装，大量用在电源管理IC、运算放大器、电平转换芯片、小型MOS驱动、EEPROM存储芯片上，但凡做过便携设备主板、工业采集模块、车载小控制板的结构工程师，都绕不开这个封装的结构确认。不同于传统的SOIC封装，TSSOP的本体厚度更薄，引脚成型的鸥翼弯角度更精准，引脚间距更小，对SMT贴装的钢网开口、回流焊温度曲线都有对应的要求，三维结构里还原了引脚的成型弧度，不是简单的直角折弯，这一点很多通用封装库都做了简化，实际生产中引脚的折弯R角直接影响贴装后的共面性，共面性超差的话，过回流焊就容易出现虚焊、立碑的问题。

　　设计这个封装结构的时候，首先锚定的是本体的安装边界：塑封本体的长宽尺寸严格对应JEDEC标准的TSSOP8规格，本体底部到引脚焊接面的高度差做了精准还原，避免结构设计时给器件预留的底部空间不足，导致涂覆三防漆时积液、或者和PCB表面的丝印标识、测试点产生干涉。引脚部分的结构，还原了从塑封本体引出后的过渡段、折弯段、焊接平段的完整形态，焊接平段的宽度和长度完全对应SMT焊盘的设计尺寸，导入结构软件后可以直接用来校验焊盘设计的合理性，不用再反复核对二维图纸的尺寸链。

　　很多工程师在做整机结构堆叠的时候，容易忽略塑封本体的顶部拔模斜度，以为封装本体是标准的长方体，结果外壳开模后距离器件顶部的安全距离不足，组装时压到芯片本体，造成内部晶圆隐裂，这个结构里把塑封体的脱模斜度、本体顶部的标记凹点都做了还原，那个凹点是引脚1的定位标记，SMT生产时用来做视觉对位的标识，结构上做出来之后，也能在做生产仿真的时候校验视觉相机的识别视野是否合理。另外，引脚的材质是可焊性镀锡铜合金，结构里还原了引脚的厚度，在做热仿真的时候，可以直接通过引脚的截面积计算导热路径的热阻，TSSOP8的散热主要就是靠四个或者八个引脚把芯片内部的热量传导到PCB的铜箔上，准确的引脚结构能让热仿真的结果更贴近实际测试值，不会出现仿真时温度偏低、实际工作时芯片过热降频的问题。

　　在做高密度板卡布局的时候，这个封装的实体结构还能用来校验周边器件的安全间距，比如和相邻的0402阻容件、陶瓷电容的距离，和板边安装孔、连接器的距离，避免贴装时吸嘴和周边器件产生碰撞。很多开源的封装库只做了简化的方块加引脚片，没有还原塑封体的实际圆角、引脚的实际突出长度，导入做装配检查的时候经常出现误判，要么以为有干涉实际生产没问题，要么以为留够了空间实际组装撞件。这个结构把所有容易忽略的细节都做了还原：包括塑封本体侧面的合模线痕迹位置、引脚表面的镀锡层厚度带来的尺寸增量、引脚成型后的内收角度，这些细节在做高精度产品的结构设计时，都是影响良率的关键因素。比如在做医疗类的小型采集模块时，板卡的尺寸往往限制在几厘米见方，所有器件的布局都要卡到毫米级的精度，这时候准确的封装三维结构，就能减少打样的次数，缩短研发周期，避免因为封装尺寸不准导致的整板改版。另外，在做SMT载具设计的时候，也可以直接导入这个模型，来设计载具上的器件避让槽，避让槽的深度和尺寸刚好能容纳器件本体，过波峰焊或者回流焊的时候不会因为载具顶住器件导致浮高。