TSSOP-16薄型小尺寸集成电路封装结构

　　在消费电子、工业控制板卡、车载电子模块的PCB布局环节，TSSOP封装的集成电路是板上密度提升阶段绕不开的选型对象，这类薄型缩尺寸小外形封装的器件，相比传统SOIC封装能压缩近四成的板面占用空间，同时兼顾波峰焊、回流焊的工艺兼容性，是中低引脚数逻辑芯片、电源管理芯片、接口转换芯片最常用的封装形态之一。做板级结构设计时，很多新手容易忽略封装本体的高度公差与引脚共面度要求，实际量产中TSSOP-16这类16引脚的薄型封装，本体厚度通常控制在1mm左右，引脚间距为0.65mm，引脚伸出本体的长度、引脚成型的弯折角度，直接决定了SMT贴片时的上锡良率，要是建模时只照着 datasheet 上的标称尺寸画，没预留焊盘与引脚的对位公差、

　　没考虑塑封本体的脱模斜度，做出来的封装库很容易在贴片时出现虚焊、桥连、器件顶高的问题。从结构设计的角度看，这款TSSOP-16的封装模型还原了塑封本体的边角倒角、引脚的 gull-wing 成型形态，还有本体上的引脚1定位凹点，这些细节在做PCB与结构件的干涉检查时非常关键——比如板卡上方有屏蔽罩、导热垫或者塑胶固定柱的时候，封装本体的实际高度、引脚向外延伸的边界，直接决定了周边结构件的避让尺寸，要是建模时把引脚做的太直、忽略了引脚向外的弯折弧度，很容易在装配时出现引脚被结构件压变形的问题。在实际的设备应用场景里，这类16引脚的TSSOP封装器件，常用来放置在板卡的边缘区域或者高密度布线区，比如工业传感器的信号调理板、

　　便携设备的电源管理板、车载影音的接口转换板上，因为其薄型的本体设计，能适配内部空间局促的壳体装配要求，同时贴片后的器件重心低，抗振动性能比更高引脚数的QFP封装更稳定，适合有一定振动要求的工业车载场景。做三维建模的时候，需要重点把控几个尺寸边界：首先是塑封本体的长宽尺寸，要考虑塑封工艺的飞边公差，不能把本体尺寸卡到 datasheet 的极限最小值，不然做干涉检查时会漏掉飞边与周边器件的间隙；其次是引脚的共面度，16个引脚的底部平面度公差要控制在0.1mm以内，建模时还原引脚的弯折弧度，才能准确模拟贴片时引脚与焊盘的接触状态；另外本体上的定位凹点深度、位置，要和丝印层的引脚1标识对应，方便生产时的视觉对位。

　　很多结构工程师在做整板装配仿真时，容易把IC封装简化成方块，忽略引脚的实际形态，这在做热仿真或者振动仿真时会出现偏差——TSSOP封装的引脚是器件与PCB之间的主要导热路径之一，引脚的截面积、弯折形态会影响热量从芯片 die 传递到PCB焊盘的效率，要是把引脚简化成和本体连在一起的方块，算出来的结温会比实际值低不少，很容易导致热设计冗余不足。另外在做工装夹具设计的时候，比如ICT测试针床、SMT贴片的吸嘴定位，准确的封装本体外形、引脚位置是夹具设计的基础，吸嘴的吸附区域要避开本体上的凹点和边角，测试针的位置要对准引脚的中心区域，不能顶在引脚的弯折处，不然容易把引脚顶弯造成器件损坏。这款封装模型的细节还原度，足够支撑从PCB封装库设计、结构干涉检查、工装夹具设计到整板热仿真的全流程使用，不需要工程师再额外调整尺寸细节，能减少前期建模的重复工作量，也能避免因为建模尺寸偏差导致的生产装配问题。在实际选型替换的时候，不同厂商的TSSOP-16封装会有细微的尺寸差异，比如有的厂商塑封本体宽度稍窄，有的引脚伸出长度稍长，建模时取行业通用的公称尺寸，同时预留合理的公差带，就能适配绝大多数同引脚数的TSSOP器件，不用为每个厂商的器件单独建封装模型，提升设计阶段的选型灵活性。