SOT-363贴片封装半导体元器件三维结构

　　比如TWS耳机的主板上，电源管理部分的小信号开关、信号链路的ESD保护器件，很多都是用的SOT-363封装，毕竟它的占位面积比传统的SOT-23小了近六成，能在有限的板卡空间里塞下更多功能器件。再说到设计思路，最开始建模的时候，我没有直接对着 datasheet 上的标称尺寸拉方块，而是先找了三家不同厂商量产的SOT-363实物，用工具显微镜测了每一处的实际公差范围，比如塑封本体的脱模斜度，很多新手建模的时候会把本体做成直上直下的方块，但实际注塑出来的塑封体，四个侧面都有1到1.5度的脱模斜度，顶部的极性标记点，不是简单印上去的圆点，是注塑的时候一体成型的凹点，深度大概在0.1毫米左右，后期做丝印标识的时候刚好能把油墨填进去，做了快十年消费电子板卡结构设计，SOT-363这类小尺寸贴片封装的元件，几乎是每块高密度PCB上都绕不开的存在，最早刚入行的时候踩过不少这类小元件的坑，要么是建库的时候引脚共面度没卡准，回流焊之后虚焊，要么是封装本体和周边贴片电容的安全间距留小了，过波峰焊的时候连锡，后来慢慢摸透了这类封装的实际边界，才把这类小元件的选型和建模逻辑捋顺。这次做的这个SOT-363封装结构，完全是按照实际量产的元件尺寸来还原的，没有做任何夸张的艺术化处理，每一处结构都对应量产元件的实际特征。先从实际应用场景说，这类封装的元件大多是小信号三极管、MOS管或者双通道逻辑门芯片，用在手机、可穿戴设备、便携医疗电子这类对板卡面积要求极高的产品里，

　　不会出现溢漆的问题。然后是引脚部分，这部分是最容易出问题的，SOT-363是六引脚贴片结构，三个引脚在本体的两个长边对称分布，引脚的弯折弧度不是直角，是按照冲压成型的工艺做的R角过渡，引脚末端的焊脚位置，做了0.05毫米厚度的镀锡层特征还原，共面度控制在0.1毫米以内，这个参数直接决定了回流焊的时候焊锡能不能均匀爬到引脚表面，要是建模的时候把引脚做的高低不平，后续导出STEP文件给PCB做结构干涉检查的时候，就会误报干涉，或者实际生产的时候出现虚焊。再说到安装边界，很多结构工程师做PCB布局的时候，只会看 datasheet 上的封装占位尺寸，忽略了元件实际的高度和周边元件的安全距离，SOT-363的塑封本体高度标称是1.1毫米，

　　但实际量产的时候，塑封体顶部的飞边可能会多出0.05到0.08毫米，所以建模的时候我把本体的最大高度边界做到了1.2毫米，对应的PCB布局的时候，这个元件上方如果有结构件或者屏蔽罩，就要至少留出0.15毫米的安全间隙，避免组装的时候压到元件本体导致内部晶圆损坏。引脚外侧到本体的距离，我也按照实际成型的尺寸留了0.3毫米的焊盘外伸量，对应的PCB焊盘设计的时候，就不用额外再补焊盘长度，避免焊盘太近导致连锡。还有一个容易被忽略的细节，就是塑封本体底部和PCB表面的间隙，实际元件贴装之后，因为引脚弯折的高度，本体底部和PCB之间会有0.1到0.15毫米的间隙，这个间隙是留作焊锡挥发的通道，要是建模的时候把本体底部做成贴死PCB的状态，后续做热仿真的时候就会算错元件的散热路径，毕竟这类小信号元件的散热，一部分是通过引脚传到PCB铜箔，还有一小部分是通过底部的间隙靠空气对流散热。之前有个同事做智能手环的主板，就是因为建模的时候没考虑这个间隙，把元件底部和PCB之间的距离设成了0，热仿真的时候算出来的元件工作温度比实际低了七八度，最后样机做高低温测试的时候，芯片直接过温保护，折腾了快两周才找到问题。另外，引脚的材质是可伐合金镀锡，建模的时候我把引脚的弯折处的应力释放特征也做出来了，就是引脚靠近本体根部的位置，有一个微小的凸起结构，这个结构是冲压的时候做的应力缓冲，避免元件贴装的时候，PCB受热变形拉扯引脚，把引脚从塑封体里扯出来，

　　很多网上下载的免费模型都把这个特征省了，看起来外形差不多，但实际做结构可靠性分析的时候，就会出现应力计算不准的问题。还有塑封本体的边角，不是尖锐的直角，是有0.1毫米的R角，这个是注塑模具的工艺圆角，要是做成直角，模具生产的时候边角位置容易磨损，量产出来的元件就会出现飞边、缺角的问题，所以建模的时候把这些工艺特征都还原出来，后续不管是做PCB的干涉检查，还是做整机组装的装配模拟，结果都会更贴近实际生产的状态，不会出现模型看着没问题，实际组装的时候一堆干涉的情况。做这类电子元件的三维模型，最忌讳的就是只做个大概外形，觉得反正元件小，差个零点几毫米没关系，但实际上高密度板卡上，元件之间的间距本来就只有零点几毫米，一个尺寸的偏差，就可能导致整版PCB报废，所以每一处结构都要对着实际量产的工艺特征来做，不能只照着纸面参数建模。