在通孔插装类电路板的设计与装配环节,PDIP20S这类双列直插封装的芯片是工控板卡、老式家电控制板、教学实验电路板上极为常见的元器件,做PCB布局、结构干涉检查、装配工装设计的时候,精准的三维结构模型能帮结构工程师提前规避很多后期装配的问题。很多刚入行的工程师做板卡结构设计时,容易忽略直插芯片的引脚伸出长度、本体与周边元件的安全间隙,等到打样回来才发现芯片装上去后引脚顶到外壳、或者本体和旁边的电解电容干涉,反复改板既耽误项目进度也增加打样成本,这类精准的封装三维模型,能在设计阶段就把安装边界、空间占位全部核对清楚。
这款20引脚的PDIP封装,引脚间距为1.778mm也就是常说的70mil规格,双列引脚的跨距为7.62mm也就是300mil,是行业内沿用多年的标准直插封装规格,本体长度控制在19.57mm,宽度6.5mm,本体高度4.31mm,引脚从本体底部伸出后做了成型弯折,焊接端穿过PCB通孔后在板背面留出合适的焊锡长度,既保证焊接可靠性,也不会因为引脚过长导致背面和其他结构件短路。做设计的时候要注意,这类直插芯片的安装高度不能只算本体高度,还要考虑引脚弯折后本体和PCB板面之间的微小间隙,部分需要做绝缘处理的板卡,会在芯片本体下方垫绝缘片,这时候预留的空间就要把绝缘片的厚度算进去。
从功能特性来说,PDIP封装的芯片相比贴片封装,有着更好的机械强度,手工焊接、拆换都更方便,很适合小批量生产、需要反复调试的实验板、工控维修替换场景,在一些振动较大的工业设备控制板上,直插封装的焊点抗疲劳性能也优于很多小尺寸贴片封装,这也是为什么很多老旧的工业设备里,至今还大量使用这类封装的逻辑芯片、电源芯片、接口芯片。做三维建模的时候,引脚的成型角度是很容易出错的地方,引脚从本体侧面引出后,先垂直向下一段距离,再向内收窄到对应引脚间距的位置,最后垂直向下伸出焊接段,这个弯折的弧度、尺寸如果做的不对,模拟装配的时候就会出现引脚和PCB通孔对位不准的问题,实际生产中就会出现插装困难、引脚变形的情况。
在做整机结构布局时,这类芯片的上方不能布置过高的结构筋位,要给芯片插拔、拆换留出足够的操作空间,尤其是需要经常更换芯片的编程座、实验板场景,芯片本体上方至少要留出10mm以上的操作空间,方便用IC起拔器操作。另外做散热设计的时候,PDIP封装的芯片热量主要通过引脚传导到PCB铜箔上,部分功耗稍大的芯片会在本体上方粘贴散热片,这时候三维模型里就要预留出散热片的安装空间,避免散热片和周边的元件、外壳干涉。很多工程师做建模的时候容易忽略芯片本体表面的印字区域凸起,虽然这个凸起的高度只有零点几毫米,但在做紧凑结构的产品时,这零点几毫米的间隙就可能导致外壳装配时压到芯片本体,长期使用下损坏芯片内部的晶圆。
从安装边界来看,PCB上对应这款芯片的通孔直径通常设置在0.8mm左右,焊盘直径1.5mm,双列焊盘的中心距严格对应7.62mm的跨距,相邻焊盘中心距1.778mm,布局时芯片本体两侧要留出至少1mm的间隙,避免和周边的贴片电阻、电容、接插件等元件产生干涉,在做波峰焊工艺的板卡设计时,还要考虑芯片的排布方向,尽量让芯片长度方向和波峰焊的传输方向平行,减少连锡、虚焊的概率,这些工艺层面的要求,也需要在三维布局阶段就结合结构模型提前确认,避免后期生产时出现工艺问题。
- 全部评论(0)
- 模板大小: 3.54 MB
- 售价:5金币
- 下载次数: 28
- 系统要求: PTC Creo Elements,STEP / IGES,VRML / WRL,STEP / IGES
- 软件分类: 通用机械零部件













